Definisjon av Sekvensiell regnskap

Very High Speed ​​Integrated Circuits Hardware Description Language, eller VHDL, er et modelleringsspråk som brukes til å beskrive kretser. Den brukes til å teste logikk, simulere, for eksempel, en maskin, og som er mest vanlig anvendt som en del av designprosessen. VHDL kan også brukes som et programmeringsspråk for tekst-behandlingsprogrammer. Innenfor en VHDL test eller et program, sekvensielle uttalelser lede prosessen, framdrift i en bestemt rekkefølge.

Designing Machines

Utviklere bruker VHDL for å utforme teoretiske kretser som kan syntetiseres og konfigurert til en faktisk krets for en ekte maskin. Når skrevet, ligner VHDL andre programmeringsspråk som bruker kommandoer og logiske porter, som prosessdata og deretter lede prosessen eller programmet på det neste logiske skrittet. Det bruker ofte boolsk logikk, eller logikk basert på "avgjørelser" som kan besvares i sterk motsetninger, for eksempel "av" og "på"; "Ja og nei"; eller "true" og "false".

beskriver Machines

VHDL beskriver systemet hvorpå en programmerer kan bygge en maskin, men i abstrakte termer. Senere kan de abstrakte uttrykk bli kartlagt som faktiske kretser, men under den første kodingen, programmerere skape en strøm av data eller informasjon som beveger seg i henhold til en algoritme eller en strømningsbane. Ved hjelp av en algoritme behandler informasjon gjennom denne algoritmen, gir et svar, og det svaret avgjør deretter neste trinn i prosessen. I strømningsbaner, ankommer data ved en logisk port som da bestemmer, basert på boolsk logikk, det neste trinnet. Disse neste trinnene er kontrollert av sekvensielle uttalelser som er gitt i en bestemt, forhåndsbestemt rekkefølge og veilede data eller informasjon i den rekkefølgen.

sekvensiell Uttalelser

En sekvensiell setningen brukes i hoveddelen av fremgangsmåten beskrevet i den VHDL-filen. Den sekvensielle uttalelsen er thusly kalt på grunn av at lærer uttalelsen må utføres i rekkefølge, og dette pålegget settes under programmeringen av prosessen. Som et VHDL fil leses fra topp til bunn, blir sekvensielle uttalelser som vises mot toppen utføres først, med påfølgende uttalelser utført som de er nådd, beveger seg nedover.

Forhold

Sekvensielle uttalelser begynne med om en tilstand. Denne tilstanden representerer boolsk logikk binære valg, og begynner gjennomføringen av erklæringen er basert på verdien bestemmes av tilstanden. For eksempel, kan tilstanden representere "true" eller "false", og om dataene eller informasjonen er faktisk sant eller usant bestemmer reiret sekvensiell uttalelse, ledet data eller informasjon gjennom resten av prosessen.