Hvordan Digital Logic Skåter Work
Digital Logic Oversikt
Digital logikk, byggesteinene i alle moderne elektronikk, avhengig av funksjon av individuelle elektroniske brytere (transistorer) er enten en av eller på tilstand. Disse bryterne er gruppert sammen i logiske porter som virker i samsvar med kjente regler.
Logiske tilstander er vanligvis referert til som enten høy (logisk 1) eller lav (logisk 0), som tilsvarer de to statene en bryter (ON og OFF).
Blant de mest vanlige av logiske porter er NOR (Ikke OR) porter, som vil generere en logisk lav tilstand for alle input unntatt når begge innganger er logisk lav. To lave logiske inngangene til en NELLER-port generere en logisk høy utgang.
Latch Drift
Digitale låsene (kjent som flip-flops) er blant de vanligste byggesteinene i moderne elektronikk, og en moderne mikroprosessor kan ha millioner av disse enhetene.
Den enkleste type flip-flop er kjent som set / reset (SR) type. Det er i hovedsak en en-bit hukommelse. Det finnes mange andre typer flip-flop, inkluderer forsinkelse (D), vippe SR (JK) og veksling (T). Det finnes mange andre varianter.
Flip-flops er brukt for en lang rekke anvendelser som oftest til å huske en bestemt bit av data mens resten av kretsen utfører en annen oppgave.
Teori og konstruksjons
En SR flip-flop har to innganger, SET og RESET samt to utganger, Q og Q_BAR. Q_BAR er alltid i motsatt logiske tilstand Q.
Den typiske operasjonen innebærer begge innganger blir holdt i en lav tilstand, og deretter en puls brukes på SET-inngang. Dette vil føre til Q-utgangen for å gå til en høy tilstand, og forblir på den måten etter slutten av pulsen. Derimot, hvis begge innganger er holdt lav og en puls påtrykkes RESET-inngangen, vil Q-utgangen går til en lav tilstand.
For å beskrive det annerledes, vil en puls på SET linjen sette Q-utgangen til en logisk høy tilstand. Q-utgangen vil forbli i en logisk høy tilstand inntil RESET-linjen mottar en puls. Dette RESET puls vil plassere Q-utgangen til en logisk lav tilstand til neste SET puls kommer.
Q-utgangen vil "flip-flop" som alternerende SET og RESET pulser er brukt, og dermed tjene enheten sin tradisjonelle navn.
Teori og konstruksjons
SR filp-flop er konstruert av to NOR porter. SET og RESET-linjen er en inngang til hver av NELLER-portene, mens den annen inngang er utgangen fra den andre NELLER-porten.
Når et høyt logisk nivå er til stede på SET-inngang, utgangen fra den første NELLER-porten går til et lavt logisk nivå, fordi en høy tilstand NOR'ed med noe alltid resulterer i en lav tilstand utgang. Dette lave signal mates til inngangen av den andre NELLER-porten, hvor det fører til at utgangen fra denne NELLER-porten for å gå til en høy tilstand. Denne høye tilstand, utgang, da matet tilbake til en inngang til første NOR-port låser effektivt at porten til en lav utgang.
Q-utgangen er nå i en høy tilstand, og flip-flopkretsen er nå i en modus hvor bare en høy inngangssignal til den andre NELLER-porten (RESET-inngang) kan føre til en endring.
En høy inngang til tilbakestillingsinngangen vil nå reversere den foregående operasjon, slik at Q-utgangen til å gå lav.